

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000075842 A

(43) Date of publication of application: 14.03.00

(51) Int. CI

G09G 3/36 G02F 1/133

(21) Application number: 10245953

(22) Date of filing: 31.08.98

(71) Applicant:

SONY CORP

(72) Inventor:

NAKAJIMA YOSHIHARU MAEKAWA TOSHIICHI

(54) LIQUID CRYSTAL DISPLAY DEVICE AND ITS DATA LINE DRIVING CIRCUIT


(57) Abstract:


PROBLEM TO BE SOLVED: To provide a liquid crystal display device permitting to achieve low power consumption and speed-up.

SOLUTION: This liquid crystal display device is provided with a master clock signal line LMCK for propagating a master clock signal MCK of an amplitude of a low power supply voltage VDD1, a level shifter 214 for levelshifting a start pulse signal STP of the low power supply voltage VDD1 amplitude to a high power supply voltage VDD2 amplitude, switching circuits 215-1 to 215-m for operationally connecting the data signal line LDT with input terminals of line memory 22 and sampling image data, and flip-flops 220-1 to 220-m which operate with a high power supply voltage VDD2; receive a master clock signal MCK to clock terminal CK and convert it into a clock signal of a high voltage amplitude; latch an output pulse of the former stage synchronizing with the converted clock signal and output it to the following stage, and also output it to the control terminals of the corresponding switching circuits 215-1

to 215-m.

COPYRIGHT: (C)2000,JPO





(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2000-75842A) (P2000-75842A) (43)公開日 平成12年3月14日(2000.3.14)

(51) Int. C1. 7		識別記号		•	FΙ			テーマコード(参考)
G 0 9 G	3/36		ŕ	-	G 0 9 G	3/36	•	2H093
G 0 2 F	1/133	505			G 0 2 F	1/133	505	5C006


·	審査請求 未請求 請求項の数 1	2 OL	(全14頁)
(21)出願番号	特願平10-245953	(71)出願人	000002185
			ソニー株式会社
(22)出願日	平成10年8月31日(1998.8.31)	•	東京都品川区北品川6丁目7番35号
	•	(72) 発明者	f 仲島 義晴
•	·		東京都品川区北品川6丁目7番35号 ソニー
	·		株式会社内
		(72) 発明者	前川 敏一
			東京都品川区北品川6丁目7番35号 ソニー
			株式会社内
		(74)代理人	100094053
,			弁理士 佐藤 隆久
•			
			最終頁に続く

(54) 【発明の名称】液晶表示装置およびそのデータ線駆動回路

(57)【要約】

【課題】低消費電力化、並びに高速化を実現できる液晶 表示装置を提供する。

【解決手段】低電源電圧VDD1振幅のマスタクロック信号MCKを伝搬するマスタクロック信号線LMCKと、低電源電圧VDD1振幅のスタートパルス信号STPを高電源電圧VDD2振幅にレベルシフトするレベルシフタ214と、制御端子への信号がハイレベルで供給されたときに、データ信号線LDTとラインメモリ22の入力端子とを作動的に接続し画像データをサンプリ22の入力端子とを作動的に接続し画像データをサンプリングするスイッチ回路215-1~215-mと、高電圧VDD2で動作し、マスタクロック信号MCKをクロック端子CKに受けて高電圧振幅のクロック信号に関し、変換後のクロック信号に同期して前段の出力パルスをラッチして次段に出力し、かつ対応するスイッチ回路215-1~215-mの制御端子に出力するフリップフロップ220-1~220-mとを設ける。



【特許請求の範囲】

【請求項1】 画像データを受けて、画素セルが接続された複数のデータ線に、入力データに応じたレベルの信号出力を行って所定の画素セルへの書き込み行う液晶表示装置であって、

第1の電源電圧に応じた振幅を有する外部からのマスタ クロック信号を伝搬するマスタクロック信号線と、上記 画像データを伝搬する画像データ線と、上記第1の電源 電圧に応じた振幅を有する外部からのスタートパルス信 号を第1の電源電圧より高い第2の電源電圧に応じた振 幅を有するスタートパルス信号に変換する第世のレベル シンタと、クロック入力端子が上記マスタクロック信号 線に並列に接続され、当該クロック入力端子に入力され た第1の電源電圧に応じた振幅を有するマスタクロック 信号を第2の電源電圧に応じた振幅を有するクロック信 号に変換する第2のレベルシフタを有し、変換後のクロ ック信号に同期して上記第1のレベルシフタで変換され、 たスタートパルス信号を初段から次段へと順次にシフト する縦続接続された複数のフリップフロップと、上記各 。フリップフロップの出力信号を順次に受けて上記画像デ - 夕線を伝搬する画像データを順次にサンプリングし、 サンプリング後のデータを上記入力データに応じたレベ ルの信号として各データ線に供給するデータ処理手段と を有するデータ線駆動回路を有する液晶表示装置。

【請求項2】 上記第2のレベルシフタをレベル変換が 必要な期間のみアクティブ状態に制御する制御回路を有 する請求項1記載の液晶表示装置。

【請求項3】 上記フリップフロップへ入力されるスタートパルス信号と当該フリップフロップの出力信号に基づいて上記第2のレベルシフタのアクティブ状態を制御する手段を有する請求項1記載の液晶表示装置。

【請求項4】 上記第2のレベルシフタは、TFTで構成されるソース入力型差動増幅器からなり、

上記第2のレベルシフタからクロック信号線に流れる電 流を必要時以外制限する手段を有する請求項2記載の液 晶表示装置。

【請求項5】 上記制御回路の制御出力を強制的に決定 可能な手段を有する請求項2記載の液晶表示装置。

【請求項6】 上記データ線駆動回路はポリシリコンT FTにより液晶表示部と一体的に形成されている請求項 1記載の液晶表示装置。

【請求項7】 画像データを受けて、画素セルが接続された複数のデータ線に、入力データに応じたレベルの信号出力を行って所定の画素セルへの書き込み行う液晶表示装置のデータ線駆動回路であって、

第1の電源電圧に応じた振幅を有する外部からのマスタ クロック信号を伝搬するマスタクロック信号線と、

上記画像データを伝搬する画像データ線と、

上記第1の電源電圧に応じた振幅を有する外部からのス タートパルス信号を第1の電源電圧より高い第2の電源 電圧に応じた振幅を有するスタートパルス信号に変換する第1のレベルシフタと、

クロック入力端子が上記マスタクロック信号線に並列に接続され、当該クロック入力端子に入力された第1の電源電圧に応じた振幅を有するマスタクロック信号を第2の電源電圧に応じた振幅を有するクロック信号に変換する第2のレベルシフタを有し、変換後のクロック信号に同期して上記第1のレベルシフタで変換されたスタートパルス信号を初段から次段へと順次にシフトする縦続接続された複数のフリップフロップと、

上記各フリップフロップの出力信号を順次に受けて上記画像データ線を伝搬する画像データを順次にサンプリングし、サンプリング後のデータを上記入力データに応じたレベルの信号として各データ線に供給するデータ処理手段とを有する液晶表示装置のデータ線駆動回路。

【請求項8】 上記第2のレベルシフタをレベル変換が 必要な期間のみアクティブ状態に制御する制御回路を有 する請求項7記載の液晶表示装置のデータ線駆動回路。

【請求項9】 上記フリップフロップへ入力されるスタートパルス信号と当該フリップフロップの出力信号に基づいて上記第2のレベルシフタのアクティブ状態を制御する手段を有する請求項7記載の液晶表示装置のデータ線駆動回路。

【請求項10】 上記第2のレベルシフタは、TFTで 構成されるソース入力型差動増幅器からなり、

上記第2のレベルシフタからクロック信号線に流れる電流を必要時以外制限する手段を有する請求項8記載の液晶表示装置のデータ線駆動回路。

【請求項11】 上記制御回路の制御出力を強制的に決 定可能な手段を有する請求項8記載の液晶表示装置のデ ータ線駆動回路。

【請求項12】 ポリシリコンTFTにより液晶表示部と 送体的に形成されている請求項7記載の液晶表示装置 のデータ線駆動回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、液晶表示装置およびそのデータ線駆動回路に関するものである。

[0002]

40

【従来の技術】近年、表示装置として液晶を用いた表示パネル装置の躍進が著しい。この表示パネル装置は、ビデオカムコーダのビューファインダや液晶表示パネル、自動車用のテレビや、ナビゲーションシステムの表示パネル、ノート型パソコンのディスプレイ等に広く使われている。

【0003】また最近では、液晶パネルを用いたリアプロジェクション型のテレビジョン受像機、またOHPを用いずにパソコンの画面を直接スクリーンに投影するプロジェクタ装置等も普及しつつある。また従来CRTを用いていたデスクトップ型のパソコンのディスプレイを

液晶パネルに置き換え、省スペース、省電力を達成しようとする動きもある。

【0004】これらの背景には、液晶パネルの、高精細度化、高画質化(フルカラー化、高コントラスト化、広視角化、動画対応、等)と周辺技術(駆動回路/素子技術、バックライト、その他)の向上がある。それらの技術の総合的な向上により、液晶表示装置が幅広い応用分野に使われるようになった。

【0005】ところで、最先端の液晶表示装置における表示パネルの画質はCRTディスプレイに見劣りしないようになりつつあるが、未だ改善されなければならない部分も多い。その一つに液晶パネルの駆動回路が挙げられる

【0006】高精細度、高画質の液晶表示パネルの駆動 回路は、非常に大規模で、多数のチップを必要とし、か つ精度の高い回路が必要とされ、表示画質は表示パネル のコストを制約する大きな要素のひとつとなっている。 以下、従来の液晶表示パネルの駆動回路について詳細に 説明する。

【0007】液晶素子には多くの種類が存在するが、フルカラーかつ動画が表示可能なパネルは、TFT(Thin Film Transistor)型と呼ばれ、画素を構成する個々の液晶素子に、薄膜トランジスタ(TFT)を集積する構造を持つものがほとんどである。

【0008】図12は、TFT型液晶表示パネルの画素 を形成するセルの回路的な構造を示す図である。TFT 型液晶表示パネルの画素セルは、図12に示すように、 個々の液晶セルCCの一端は対向電極ELに接続されて いる。この対向電極ELには全画素セル全てが共通に接 続される。他端は個々の画素セル毎に設けられたTFT に接続される。TFTはスイッチとして用いられるた め、ソース、ドレインの区別は本来無いが、便宜上ここ では、ソースが液晶セルCCに接続されるものとする。 TFTのゲートはゲート駆動線GLに接続され、その駆 動信号により画素データを書き込むラインが選択され る。またドレインは選択されたラインの個々の液晶セル に書き込まれる画素データが供給されるデータ線DLに 接続される。選択されたラインへの書き込み時間が終了 すると、そのラインのTFTはオフするが、画素データ は液晶セルCCやTFTの容量のため、次の書き込みが 行われるまでその電位が保持される。

【0009】図12に示したTFT型液晶表示パネルの画素セルの構造は、全てのパネルにおいて共通である。一方、TFTの構造/製造方法、対向電極の駆動方法、画素データの駆動方法にはいくつかの種類が存在する。【0010】TFTの構造/製造方法には、アモルファスシリコンを使う方法と、ポリ(多結晶)シリコンを使う方法に大別される。前者は高温プロセスを必要としないので、ガラスを基板とした大型のパネルが作りやすい。後者は、高温プロセスのため、石英基板が必要で、

TFF 2000-1584

これまでは小型のパネルに限定されてきた。最近レーザアニール等の技術の進歩により、低温でポリシリコンTFTを形成する技術も開発され、中型パネルもポリシリコンTFT型で製造することができるようになった。ポリシリコンTFT内のキャリアの移動度はアモルファスシリコンTFT内に比較し1桁程度大きい。したがってアモルファスTFTの場合、そのオン抵抗が高く、書き込み時間をかなり長く取ることが必要であった。それに対しポリシリコンTFTの場合は書き込み時間がかなり短くて済む。

【0011】このように、ポリシリコンTFT型はオン抵抗が小さいので、書き込み時間を大幅に短くすることができることから、たとえばビデオカムコーダのビューファインダ用程度の画素数の少ないパネルでは、ほとんどの回路を液晶表示パネル上に構築することが可能である。

【0012】ボッシリコンTFTにより液晶表示パネルと一体形成された駆動回路では、従来、回路の電源電圧 (10V以上の高電圧)と同じ電圧振幅のマスタクロッ 20 ク信号により同期回路が構築されている。この構成は、通常の単結晶シリコンのCMOSデジタル回路と同じであり、回路チップ内にはりめぐらされるクロック信号により、直接エンバータ回路のプログランを制御できる利点がある。

【0013】図13は、従来のポリシリコンTFT型液晶表示装置の構成例を示す回路図である。この液晶表示装置は、図13に示すように、液晶表示パネル部10、データ線駆動回路20、外部コントローラ30、およびデータ信号処理回路40により構成されている。そして、液晶表示パネル部10およびデータ線駆動回路20はポリシリコンTFT基板上に集積され、外部コントローラ30およびデータ信号処理回路40は単結晶シリコン回路として構成されている。

【0014】液晶表示パネル部10においては、図12に示すように、液晶セルとTFTからなる画素セルPXCが水平、垂直方向にm、n個配置されている。そして、画素セルPXCのゲート駆動信号端子Gがゲート線駆動回路11に接続されている共通のゲート線GL1~GLnに接続され、データ駆動信号端子Sがデータ線駆動回路20に接続されている共通のデータ線DL1~DLmに接続されている。

【0015】データ線駆動回路20は、外部から入力されるデジタル画像データIMDをサンプリングするサンプリング回路21でサンプリング回路21でサンプリングされたデータを格納するラインメモリ22、およびm本の各データ線DL1~DLmに対応して設けられたDAC(デジタルーアナログ変換回路)23-1~23-mから構成されている。

【0016】サンプリング回路21は、外部コントローラ30から供給される5V以下の外部電源電圧VDD1

たとえば3Vの振幅のマスタクロック信号MCKを5V 以上の内部電源電圧VDD2たとえば15Vの振幅にレ ベルシフトするレベルシフタ211と、レベルシフタ2 11の出力信号用のバッファ回路212と、クロック入 力端子CKがバッファ回路212の出力ラインL212 に並列に接続され、かつ出力端子Qと入力端子Dとが縦 統接続されたm個のD型フリップフロップ213-1~ 213-mと、外部コントローラ30から供給される5 V以下の外部電源電圧VDD1の振幅のスタートパルス 信号STPを5V以上の内部電源電圧VDD2の振幅に レベルシフトして初段のフリップフロップ213-1の 入力端子Dに出力するレベルシフタ214と、外部のデ 一夕信号処理回路40によるデジタル画像信号 I MDを 伝搬するデータ信号線LDTと、データ信号線LDTと ラインメモリ22の入力端子とを各フリップフロップ2 13-1~213-mの出力端子Qからの信号がハイレ ベルのときに接続し、データをサンプリングするスイッ チ回路215-1~215-mにより構成されている。 【0017】このような構成において、外部コントロー ラ30で発生された3V振幅のマスタクロック信号MC Kおよびスタートパルス信号STP、並びにデータ信号 処理回路 40 で処理されたデジタル画像データ IMDが データ線駆動回路20のサンプリング回路21に供給さ れる。サンプリング回路21に供給されたマスタクロッ ク信号MCKは、レベルシフタ211に15V振幅のク ロック信号に変換され、バッファ回路212を介して各 フリップフロップ213-1~213-mのクロック入 力端子CKに並列的に供給される。また、スタートパル ス信号STPは、レベルシフタ214で15V振幅のパ ルス信号に変換され、初段のフリップフロップ213-1の端子Dに入力される。

【0018】そして、デジタル画像データIMDは、データ信号線LDTに伝搬され、マスタクロック信号MCKで同期された各フリップフロップ213-1~213ーmのQ出力により各スイッチ回路215-1~215ーmが順次にオン、オフされる。これによりデータ信号が順次にサンプリングされて、対応するラインメモリ22の所定の領域に格納される。ラインメモリ22に格納された、画素データは、各データ線に対応して設けられたのAC23-1~23-mにそれぞれ供給され、ここでアナログ信号に変換されて、各データ線DL1~DLmに供給される。また、ゲート線駆動回路11においてライン選択信号が発生されて、所定のゲート線GL1~GLnに供給され、画像データがm個の画素セルに対して並列に書き込まれる。

[0019]

【発明が解決しようとする課題】ところで、上述した従来の液晶表示装置では、振幅が5V以下の外部の電源電圧VDD1に依存するマスタクロック信号MCKの、5V以上の高電源電圧VDD2で駆動されるデータ線駆動

回路20のインタフェース部にマスタクロック信号MC K用のレベルシフタ211が必要となり、これに伴い、 基板の回路全体に亘って高電圧振幅のクロック信号を供 給するための高電圧クロック用バッファ回路212が必要となる。しかしながら、ポリシリコンエFエでこのバッファ回路212を作製すると、遅延時間が大きくなり、回路の高速動作を困難にする。また、高電圧クロック用バッファ回路212は、ポリシリコンTFT型液晶表示装置のうち最大級の電力を消費しており、システムの低消費電力化に向けて大きな足かせとなっている。さらに、高電圧、高速のクロック信号が基板全体に亘ってはりめぐらされていることから、不要輻射の発生のおそれがある。以上の課題は、液晶表示装置の大画面化、高解像度化、および多階調化に伴う回路配線容量の増大とともに、深刻なものとなる。

【0020】本発明は、かかる事情に鑑みてなされたものであり、その目的は、低消費電力化、並びに高速化を実現できる液晶表示装置およびそのデータ線駆動回路を提供することにある。

[0021]

30

40

50

【課題を解決するための手段】上記目的を達成するた め、本発明は、画像データを受けて、画素セルが接続さ れた複数のデータ線に、入力データに応じたレベルの信 号出力を行って所定の画素セルへの書き込み行う液晶表 示装置であって、第1の電源電圧に応じた振幅を有する 外部からのマスタクロック信号を伝搬するマスタクロッ ク信号線と、上記画像データを伝搬する画像データ線 と、上記第1の電源電圧に応じた振幅を有する外部から のスタートパルス信号を第1の電源電圧より高い第2の 電源電圧に応じた振幅を有するスタートパルス信号に変 換する第1のレベルシフタと、クロック入力端子が上記 マスタクロック信号線に並列に接続され、当該クロック 入力端子に入力された第1の電源電圧に応じた振幅を有 するマスタクロック信号を第2の電源電圧に応じた振幅 を有するクロック信号に変換する第2のレベルシフタを 有し、変換後のクロック信号に同期して上記第1のレベ ルシフタで変換されたスタートパルス信号を初段から次 段へと順次にシフトする縦続接続された複数のフリップ フロップと、上記各フリップフロップの出力信号を順次 に受けて上記画像データ線を伝搬する画像データを順次 にサンプリングし、サンプリング後のデータを上記入力 データに応じたレベルの信号として各データ線に供給す るデータ処理手段とを有するデータ線駆動回路を有す る。

【0022】また、本発明は、画像データを受けて、画素セルが接続された複数のデータ線に、入力データに応じたレベルの信号出力を行って所定の画素セルへの書き込み行う液晶表示装置のデータ線駆動回路であって、第1の電源電圧に応じた振幅を有する外部からのマスタクロック信号を伝搬するマスタクロック信号線と、上記画

像データを伝搬する画像データ線と、上記第1の電源電 圧に応じた振幅を有する外部からのスタートパルス信号 を第1の電源電圧より高い第2の電源電圧に応じた振幅 を有するスタートパルス信号に変換する第1のレベルシ フタと、クロック入力端子が上記マスタクロック信号線 に並列に接続され、当該クロック入力端子に入力された 第1の電源電圧に応じた振幅を有するマスタクロック信 号を第2の電源電圧に応じた振幅を有するクロック信号 に変換する第2のレベルシフタを有し、変換後のクロッ ク信号に同期して些記第1のレベルシフタで変換された · スタートパルス信号を初段から次段へと順次にシフトす る縦続接続された複数のフリップフロップと、上記各フ リップフロップの出力信号を順次に受けて上記画像デー タ線を伝搬する画像データを順次にサンプリングし、サ ンプリング後のデータを上記入力データに応じたレベル の信号として各データ線に供給するデータ処理手段とを 有する。

【0023】また、本発明では、好適には、上記第2の レベルシフタをレベル変換が必要な期間のみアクティブ 状態に制御する制御回路を有する。

【0024】また、本発明では、好適には、上記フリッ プフロップへ入力されるスタートパルス信号と当該フリ ップフロップの出力信号に基づいて上記第2のレベルシ フタのアクティブ状態を制御する手段を有する。

【0025】また、本発明では、上記第2のレベルシフ タは、TFTで構成されるソース入力型差動増幅器から なり、上記第2のレベルシフタからクロック信号線に流 れる電流を必要時以外制限する手段を有する。

【0026】また、本発明では、上記制御回路の制御出 力を強制的に決定可能な手段を有する。

【0027】また、本発明では、データ線駆動回路は、 ポリシリコンTFTにより液晶表示部と一体的に形成さ れている。

【0028】本発明によれば、外部で発生された第1の 電源電圧に応じた振幅のマスタクロック信号およびスター - トパルス信号、並びに画像データがデータ線駆動回路 に供給される。データ線駆動回路では、マスタクロック 信号は第1の電源電圧に応じた振幅のままで、マスタク ロック信号線を伝搬され、各フリップフロップのクロッ ク入力端子に並列的に供給される。また、スタートパル ス信号は、第1のレベルシフタで第1の電源電圧より高 い第2の電源電圧に応じた振幅のパルス信号に変換さ れ、初段のフリップフロップに入力される。各フリップ フロップでは、第2のレベルシフタにおいて、入力され た第1の電源電圧に応じた振幅のマスタクロック信号が 第2の電源電圧に応じた振幅のクロック信号に変換され て、変換後のクロック信号に同期して第1のレベルシフ タで変換されたスタートパルス信号が初段から次段へと 順次にシフト転送される。そして、各フリップフロップ の出力信号はデータ処理手段に順次に入力されて、画像 50 ~220-mにより構成されている。

データ線を伝搬する画像データが順次にサンプリングさ れ、サンプリング後のデータが入力レベルに応じたレベ ルの信号として各データ線に供給される。これにより、 画像データが複数個の画素セルに対してに書き込まれ る。

[0029]

【発明の実施の形態】第1実施形態

図1は、本発明に係るポリシリコンTFT型液晶表示装 置の第1の実施形態を示す回路図であって、従来例を示 す図13と同一構成部分は同一符号をもって表してい

【0030】すなわち、本液晶表示装置は、図1に示す。 ように、液晶表示パネル部10、データ線駆動回路20 A、外部コントローラ30、およびデータ信号処理回路 40により構成されている。そして、液晶表示パネル部 10およびデータ線駆動回路20AはポリシリコンTF T基板上に集積され、外部コントローラ3.0 およびデー タ信号処理回路40は単結晶シリコン回路として構成さ れている。

【0031】液晶表示パネル部10においては、図12 に示すように、液晶セルとTFTからなる画素セルPX Cが水平、垂直方向にm、n個配置されている。画素セ ルPXCの端子SおよびGはそれぞれデータ駆動信号端 子、ゲート駆動信号端子である。同一の水平方向ライン に配置された画素セルPXCは、ゲート駆動信号端子G が共通のゲート線GL1~GLnに接続され、各ゲート 線GL1~GLnはゲート線駆動回路11に接続されて いる。また、同一の垂直方向列に配置された画素セルP XCは、データ駆動信号端子Sが共通のデータ線DL1 30 ~DLmに接続され、各データ線DL1~DLmはデー タ線駆動回路20に接続されている。

【0032】ゲート線駆動回路11は、基本的にはシフ トレジスタにより構成され、垂直同期信号VSYNCと ラインクロックLCLKより、ライン選択信号を発生す

【0033】データ線駆動回路20Aは、シリアル(直 列) データとして供給されるデジタルの画像データIM Dを1ライン分のパラレル(並列)なアナログ信号に変 換する。具体的には、外部から入力されるデジタル画像 データ I MDをサンプリングするサンプリング回路 2 1 A、サンプリング回路21Aでサンプリングされたデー タを格納するラインメモリ22、およびm本の各データ 線DL1~DLmに対応して設けられたDAC(デジタ ルーアナログ変換回路)23-1~23-mから構成さ

【0034】サンプリング回路21Aは、マスタクロッ ク信号線LMCK、データ信号線LDT、レベルシフタ 2 1 4、スイッチ回路 2 1 5 - 1 ~ 2 1 5 - m、および レベルシフト機能付きD型フリップフロップ220-1

1

【0035】なお、本実施形態においては、スイッチ回路 $215-1\sim215-m$ 、ラインメモリ22、およびm本の各データ線 $DL1\sim DLm$ に対応して設けられた $DAC23-1\sim23-m$ によりデータ処理手段が構成される。

【0036】マスタクロック信号線LMCKは、外部コントローラ30で生成された5V以下の外部電源電圧 (第1の電源電圧)VDD1、たとえば3Vの振幅のマスタクロック信号MCKを伝搬する。

【0037】データ信号線LDTは、外部のデータ信号 処理回路40によるデジタル画像信号IMDを伝搬す ス

【0038】レベルシフタ(第1のレベルシフタ)21 4は、外部コントローラ30で生成された5V以下の外 部電源電圧VDD1たとえば3Vの振幅のスタートパル ス信号STPを5V以上の内部電源電圧(第2の電源電 圧)VDD2たとえば15Vの振幅にレベルシフトして 初段のフリップフロップ220-1の入力端子Dに出力 する。

【0039】スイッチ回路215-1~215-mは、各フリップフロップ220-1~220-mの出力端子Qからの信号がハイレベルで制御端子に供給されたときに、データ信号線LDTとラインメモリ22の入力端子とを作動的に接続する。これにより、画像データをサンプリングする。

【0040】レベルシフト機能付きD型フリップフロッ プ220-1~220-mは、内部の高電源電圧VDD 2、たとえば15Vで動作し、マスタクロック信号線L MCKを伝搬される5V以下の外部電源電圧VDD1、 たとえば3V振幅のマスタクロック信号MCKをクロッ ク入力端子CKに受けて15V振幅のクロック信号に変 換するレベルシフタを有し、この変換後の15V振幅の クロック信号に同期して前段のレベルシフタ214また はフリップフロップ220-1~220-m-1の出力 パルスをラッチして次段のフリップフロップ220-2 ~220-mの入力端子Dに出力するとともに、対応す るスイッチ回路215-1~215-mの制御端子に出 力する。具体的な接続形態は、クロック入力端子CKが マスタクロック信号線LMCKに並列に接続され、初段 のフリップフロップ220-1の入力端子Dがレベルシ フタ214の出力に接続され、出力端子Qと入力端子D とが縦続接続され、かつ、各出力端子Qがそれぞれ対応 するスイッチ回路215-1~215-mの制御端子に 接続された形態となっている。

【0041】図2は、本発明に係るレベルシフト機能付きフリップフロップの構成例を示す回路図である。本例は、マスタクロック信号MCKが互いに逆相の2相信号として供給される場合である。このフリップフロップ220(-1~-m)は、図2に示すように、レベルシフタ(第2のレベルシフタ)221,222、クロックド50

インバータ223,224、インバータ225、および CMOSインバータ等からなる出力バッファ226によ

り構成されている。

【0042】レベルシフタ221は、3V振幅のマスタクロック信号MCKを15V振幅のクロック信号に変換して、クロックドインバータ223,224に供給する。レベルシフタ222は、3V振幅のマスタクロック信号MCKの逆相信号/MCK(/は反転を示す)を15V振幅のクロック信号に変換して、クロックドインバータ223,224に供給する。

【0043】これらのレベルシフタ221,222は、種々の構成が可能であるが、たとえばポリシリコンTFT型であって、pチャネルとnチャネルのTFTが直列接続された回路を2列有し、各pチャネルTFTのソースを電源電圧VDD2の供給ラインに接続し、各pチャネルTFTのゲートと他方の列のnチャネルTFTのドレインと交差結合し、各nチャネルTFTのゲートおよびソースをマスタクロック信号の入力ラインに接続した、いわゆるソース入力型の差動増幅器により構成される。

【0044】クロックドインバータ223は、pチャネルMOS (PMOS)トランジスタPT223、たとえばCMOS構成のインバータINV223、およびnチャネルMOS (NMOS)トランジスタNT223を、内部の高電源電圧VDD2の供給ラインと接地ラインGNDとの間に接続して構成され、PMOSトランジスタPT223のゲートにレベルシフタ221の出力クロック信号S221が供給され、NMOSトランジスタNT223のゲートにレベルシフタ222の出力クロック信30号S222が供給される。そして、インバータINV223の入力端子が入力端子Dに接続され、出力端子がノードND220に接続されており、このクロックドインバータ223により入力信号(スタートパルス信号)の入力部が構成されている。

【0045】クロックドインバータ224は、PMOSトランジスタPT224、たとえばCMOS構成のインバータINV224、およびNMOSトランジスタNT224を、内部の高電源電圧VDD2の供給ラインと接地ラインGNDとの間に接続して構成され、PMOSトランジスタPT224のゲートにレベルシフタ222の出力クロック信号S222が供給され、NMOSトランジスタNT224のゲートにレベルシフタ221の出力クロック信号S221が供給される。そして、インバータINV225の出力端子がインバータINV225の出力端子に接続され、出力端子がノードND220に接続され、インバータINV225によりデータラッチ部が構成されている。

【0046】そして、CMOSインバータからなる出力

11

バッファ226の入力端子がノードND220に接続され、出力端子がフリップフロップの出力端子Qに接続されている。

【0047】次に、上記構成による動作を説明する。外部コントローラ30で発生され位相制御された、たとえば3V振幅のマスタクロック信号MCKおよびスタートパルス信号STP、並びにデータ信号処理回路40で処理されたデジタル画像データIMDがデータ線駆動回路20Aのサンプリング回路21Aに供給される。

【0048】サンプリング回路21に供給された3V振幅のマスタクロック信号MCKは、マスタクロック信号 線LMCKを伝搬され、各フリップフロップ220-1~220-mのクロック入力端子CKに並列的に供給される。また、スタートパルス信号STPは、レベルシフタ214で15V振幅のパルス信号に変換され、初段のフリップフロップ220-1の端子Dに入力される。

【0049】各フリップフロップ220-1~220-mでは、入力された3V振幅のマスタクロック信号MC Kが15V振幅のクロック信号に変換されて、入力部およびラッチ部に供給される。そして、まず入力部において、変換後の15V振幅のクロック信号に同期して前段のレベルシフタ214またはフリップフロップ220-1~220-m-1 の出力パルスが取り込まれ、次のクロックタイミングでラッチ部にラッチされ、このラッチデータが出力バッファ226を介して端子Qに伝達され、端子Qから次段のフリップフロップ220-2~220-mの入力端子Dに出力されるとともに、対応するスイッチ回路215-1~215-mの制御端子に出力される。

【0050】そして、デジタル画像データIMDは、データ信号線LDTに伝搬され、マスタクロック信号MCKで同期された各フリップフロップ220-1~220-mのQ出力により各スイッチ回路215-1~215-mが順次にオン、オフされる。これにより、データ信号が順次にサンプリングされて、対応するラインメモリ22の所定の領域に格納される。ラインメモリ22に格納された画素データは、各データ線に対応して設けられたDAC23-1~23-mにそれぞれ供給され、ここでアナログ信号に変換されて、各データ線DL1~DLmに供給される。また、ゲート線駆動回路11においてライン選択信号が発生されて、所定のゲート線GL1~GLnに供給され、画像データがm個の画素セルに対して並列に書き込まれる。

【0051】以上説明したように、本第1の実施形態によれば、外部コントローラ30で生成された5V以下の外部電源電圧VDD1(たとえば3V)の振幅のマスタクロック信号MCKを伝搬するマスタクロック信号線LMCKと、外部のデータ信号処理回路40によるデジタル画像信号IMDを伝搬するデータ信号線LDTと、外部コントローラ30で生成された外部電源電圧VDD1

12

の振幅のスタートパルス信号STPを5V以上の内部電 源電圧VDD2 (たとえば15V) の振幅にレベルシフ トするレベルシフタ214と、制御端子への信号がハイ ·レベルで供給されたときに、データ信号線LDTとライ ンメモリ22の入力端子とを作動的に接続し、画像デー タをサンプリングするスイッチ回路215-1~215 ーmと、内部の高電源電圧VDD2で動作し、マスタク ロック信号線LMCKを伝搬される外部電源電圧VDD 1振幅のマスタクロック信号MCKをクロック入力端子 CKに受けて15V振幅のクロック信号に変換し、この 変換後の15V振幅のクロック信号に同期して前段の出 カパルスをラッチして次段に出力するとともに、対応す るスイッチ回路215-1~215-mの制御端子に出 力するレベルシフト機能付きD型フリップフロップ22 0-1~220-mとを有するサンプリング回路21A を設けたので、低消費電力化、並びに高速化を実現でき る利点がある。また、同一基板上に種々の高速デジタル 回路を一体形成することができることから、ディスプレ イの高機能化、低コスト化、狭額縁化を実現できる利点 20 がある。

【0052】なお、レベルシフト機能付きフリップフロップとしては、図2に示す回路に限定されるものではなく、たとえば図3~図8に示すような種々の構成が可能であり、同様の効果を得ることができる。

【0053】図3に示すレベルシフト機能付きフリップフロップ220Aは、入力部をスイッチドインバータの代わりに、レベルシフタ221の出力信号S221でオン・オフ制御されるスイッチ回路227で構成し、ラッチ部はインバータ225と228の入出力同士を接続し、かつインバータ225の出力端子とインバータ229の入力端子間にレベルシフタ222の出力信号S222でオン・オフ制御されるスイッチ回路229を設けて構成されている。

【0054】また、図4に示すレベルシフト機能付きフリップフロップ220Bは、クロック入力が1相の場合に対応した回路であり、レベルシフタ230が差動型アンプにより構成され、このレベルシフタ230によりたとえば15V振幅の非反転および反転のクロック信号S230,S230Bを生成するように構成されている。他の構成は図3と同様である。

【0055】図5に示すレベルシフト機能付きフリップフロップ220Cは、図2の回路構成に加えて、クロック信号用レベルシフタ221,222のオン・オフをコントロールする制御回路240が設けられている。この場合、制御回路240は、制御信号CTLを受けてたとえばレベルシフタ221,222でレベルシフトを行う必要があるときのみ駆動信号S240を各レベルシフタ221,222の出力し、レベルシフタ221,222をアクティブ状態に保持させる。このような構成によれ50 ば、さらなる低消費電力化を実現できる利点がある。な

13

お、レベルシフタ221,222として、たとえば、いわゆるソース入力型の差動アンプが使用された場合、制御回路240には、レベルシフタからクロック信号線に流れ込む電流を制限する機能が付加される。

【0056】図6に示すレベルシフト機能付きフリップフロップ220Dは、図5のように制御回路を設ける代わりに、入力スタートパルス信号STPと出力バッファ226の出力信号S226との論理和をとるOR回路241を設け、OR回路241の出力信号S241で、レベルシフトを行う必要があるときのみレベルシフタ221、222をアクティブ状態に保持させるように構成されている。

【0057】図7に示すレベルシフト機能付きフリップフロップ220Eは、図5の構成に加えて、制御回路230の出力信号S240を強制的に確定させ、レベルシフタ221,22を強制的に非アクティブにさせることができるスイッチ回路242が信号S240の出力ラインと接地ラインとの間に設けられている。このスイッチ回路242は、たとえばパワーオン時等にアクティブになるリセット信号RSTによりオン・オフされる。このように、スイッチ回路242を電源投入時にオンさせることにより、スタート時の余分な回路動作を防ぐことができ、安定したスタートアップ動作が可能となる。

【0058】図8に示すレベルシフト機能付きフリップフロップ220Fは、クロック入力が1相の場合に対応した回路であり、レベルシフタ230が差動型アンプにより構成され、このレベルシフタ230によりたとえば15V振幅の非反転および反転のクロック信号S230、S230Bを生成するように構成されている。他の構成は図7と同様である。

【0059】図9は、図7のレベルシフト機能付きフリップフロップ220Eを用いたサンプリング回路21の要部であるシフトレジスタ部のシステム構成を示すブロック図である。

【0060】図9の回路では、図1に示す外部コントローラ30を構成する、マスタクロック発生回路31、スタートパルス発生回路32、並びに、リセットコントロール回路50が単結晶シリコン回路として形成されている。これらの単結晶シリコン回路は、電源電圧VDD1で動作する。また、ポリシリコンTFT回路側では、リセットコントロール回路50からの制御信号CTLを受けて、各リセット機能並びにレベルシフト機能付きフリップフロップ220E-1~220E-4にリセット信号RSTを供給するリセットパルスインタフェース回路221が設けられている。

【0061】このような構成においては、まず始めに、 リセットコントロール回路50により制御信号CTLが リセットパルスインタフェース回路221に入力され る。これにより、リセットパルスインタフェース回路2 21からリセット信号RSTが各フリップフロップ22 50 14

OE-1~220E-4のリセット端子rstに並列に 供給され、全フリップフロップ220E-1~220E - 4内のレベルシフタ221, 222が非アクティブに される。その後、全フリップフロップ220E-1~2 20日-4は安定したスタートアップ状態となる。次 に、第1段(初段)目のフリップフロップ220E-1 の入力端子Dに、レベルシフタ214でレベル変換され た高電圧 (たとえば15V) 振幅のスタートパルス信号 STPが入力される。マスタクロック信号線LMCKを 10 伝搬される低電圧(たとえば3V)振幅のマスタクロッ ク信号MCKがレベルシフタで高電圧振幅のクロック信 号に変換され、この変換後のクロック信号に同期して、 スタートパルス信号STPが次の段に順次転送されてい く。なお、図9の回路ではマスタクロック信号MCKは 2相の場合の構成例であり、2つのクロック信号はフリ ップフロップ1段おきに入れ替えられて入力される。し たがって、図9の回路ではフリップフロップの各出力 は、入力より1/2クロック周期遅延したものとなる。

【0062】なお、1相クロックの場合も同様の動作が 行われる。

【0063】図9の回路においても、マスタクロック信号MCKが単結晶シリコン回路から直接供給されて、その振幅のままでマスタクロック信号線LMCKを伝搬されることから、低消費電力化が実現されるとともに、クロック位相遅延が小さくなり、シフトレジスタシステムおよびサンプリングシステムが高速で動作可能となる。 【0064】図10は、図7のレベルシフト機能付きフリップフロップ220Eを用いたサンプリング回路21の要部であるシフトレジスタ部の他のシステム構成を示すブロック図である。

【0065】図10の回路は、シフトレジスタの出力を 組み合わせ回路の入力にして、この組み合わせ回路、た とえばOR回路222の出力を所定の制御パルスとする 例を示している。図10の回路では、組み合わせ回路を 通すとパルスの位相遅延が増大してしまうため、組み合 わせ回路の出力段にフリップフロップ220E-4を接 続して位相制御を行っている。

【0066】本回路においても、低消費電力化が実現されるとともに、クロック位相遅延が小さくなり、シフトレジスタシステムが高速で動作可能となる。

【0067】<u>第2実施形態</u>

図11は、本発明に係るポリシリコンTFT型液晶表示 装置の第2の実施形態を示す回路図である。

【0068】本第2の実施形態が上述した第1の実施形態と異なる点は、データ線駆動回路に入力される画像データがデジタル信号ではなくアナログ信号であることである。それに伴い、本第2の実施形態においては、データ線駆動回路20Bが、図1に示すサンプリング回路21Aを設けた構成となっている。

【0069】このような構成において、データ信号線L

DTを伝搬されるアナログ画像信号 I MDAは、各フリップフロップ $220-1\sim220-m$ の出力端子Qからの信号がハイレベルでスイッチ回路 $215-1\sim215-m$ の制御端子に供給されたときに、各データ線DL1~DLmに作動的に順次供給される。

【0070】本第2の実施形態によれば、上述した第1 の実施形態と同様の効果を得ることができる。

[0071]

【発明の効果】以上説明したように、本発明によれば、 低消費電力化、並びに高速化を実現できる利点がある。 【図面の簡単な説明】

【図1】本発明に係るポリシリコンTFT型液晶表示装置の第1の実施形態を示す回路図である。

【図2】本発明に係るレベルシフト機能付きフリップフロップの第1の構成例を示す回路図である。

【図3】本発明に係るレベルシフト機能付きフリップフロップの第2の構成例を示す回路図である。

【図4】本発明に係るレベルシフト機能付きフリップフロップの第3の構成例を示す回路図である。

【図 5 】 本発明に係るレベルシフト機能付きフリップフロップの第 4 の構成例を示す回路図である。

【図6】本発明に係るレベルシフト機能付きフリップフロップの第5の構成例を示す回路図である。

【図7】本発明に係るレベルシフト機能付きフリップフロップの第6の構成例を示す回路図である。

【図8】本発明に係るレベルシフト機能付きフリップフ

ロップの第7の構成例を示す回路図である。

【図9】図7のレベルシフト機能付きフリップフロップ を用いたサンプリング回路の要部であるシフトレジスタ 部のシステム構成を示すブロック図である。

【図10】図7のレベルシフト機能付きフリップフロップを用いたサンプリング回路の要部であるシフトレジスタ部の他のシステム構成を示すブロック図である。

【図11】本発明に係るポリシリコンTFT型液晶表示 装置の第2の実施形態を示す回路図である。

【図12】TFT型液晶表示パネルの画素セルの等価回路を示す図である。

【図13】ポリシリコンTFT型液晶表示装置の構成例 を示す回路図である。

【符号の説明】

20

(9)

10…液晶表示パネル部、20A,20B…データ線駆動回路、21A…サンプリング回路、214…レベルシフタ、220-1~220-m,220A~220F…レベルシフト機能付きフリップフロップ、221…リセットパルスインタフェース回路、230…差動アンプ型レベルシフタ、240…制御回路、241…OR回路、242…スイッチ回路、22…ラインメモリ、23-1~23-m…DAC(デジタルーアナログ変換回路)、30…外部コントローラ、31…マスタクロック発生回路、32…スタートパルス発生回路、40…データ信号 処理回路、50…リセットコントロール回路、LMCK…マスタクロック信号線、LDT…データ信号線。

[図1]

30 VDD1

MCK

LMCK

214

229-1

220-2

220-3

215-3

215-3

215-3

215-3

215-3

215-3

215-3

215-3

215-3

220-8

ADD

PXC11

PXC12

PXC12

PXC13

PXC14

PXC15

PXC15

PXC15


PXC16

PXC17


PXC16

PXC18


·【図12】




[図2]





【図3】




【図4】









【図9】




【図10】



【図11】



【図13】



フロントページの続き

F ターム(参考) 2H093 NC22 NC23 NC26 NC28 NC34 ND13 ND17 ND32 ND39 ND52 SC006 AA22 AF83 BB16 BC12 BC13 BC20 BF03 BF05 BF06 BF11 BF46 FA11 FA15 FA47